PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-123439

(43) Date of publication of application: 23.04.1992

(51)Int.CI.

H01L 21/336 H01L 29/784

(21)Application number: 02-242508

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

14.09.1990


(72)Inventor: USHIKU YUKIHIRO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To generate no matching deviation between the source/drain regions and a gate electrode so as to form a minute element by a method wherein a dummy gate of the same shape is formed in a gate electrode formation scheduled region, an impurity is introduced with the dummy gate as a mask for forming the source/drain regions, the dummy gate is removed by etching to form a groove, and a gate electrode material is buried into the groove.

CONSTITUTION: An oxide film 2 is formed on the surface on an n-type silicon substrate 1, and a resist pattern of a gate electrode, that is, a dummy gate 3 is formed. Boron ions are implanted to form the source/drain regions 4. Next, a wafer is dipped in an aqueous solution of hydrosilicofluoric acid saturated with silica and 1 is added, and an SiO2 film 5 is formed. The dummy gate 3 is removed, boron irons are implanted as a channel impurity to obtain a sharp channel profile. A gate oxide film 6 is formed, polysilicon 7 is deposited on





the part of the removed dummy gate 3 and after phosphorus is diffused, reactive ion etching is performed so as to bury polysilicon 7 only in the part of the removed dummy gate.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(1) 特許出願公開

⑩ 公開特許公報(A) 平4-123439

®Int. Cl. ⁵

識別記号 庁

庁内整理番号

❸公開 平成 4年(1992) 4月23日

H 01 L 21/336 29/784

8422-4M H 01 L 29/78 3 0 1 P 審査請求 未請求 請求項の数 4 (全11頁)

図発明の名称 半導体装置の製造方法

②特 願 平2-242508

②出 願 平2(1990)9月14日

@発 明 者 牛 久 幸 広 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内 神奈川県川崎市幸区堀川町72番地

⑪出 顋 人 株 式 会 社 東 芝 紹代 理 人 弁理士 則近 憲佑

明細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

(I) 半導体基板上のゲート電極形成予定域になり、 が一ト電極と同一形状のダミーゲートを形成です。 工程と、このダミーゲートを形成です。 大しソース/ドレイン領域を形成するこのが、と、 のツ厚さに絶縁減少ないでは、 が一トをエッチング除去し席を形成する。 でのエッチング除去したでが一ト電極が と、を 埋め込む工程とを具備したことを特徴とする 体表置の製造方法。

(2) 前記絶縁漢を前記ダミーゲート以下の厚さに する工程は、前記絶縁顕を前記ソース/ドレイン 領域上にのみ選択的に成長させる工程であること を特徴とする請求項(1) 記載の半導体装置の製造方法。

(3)前記絶縁度を前記ダミーゲート以下の厚さに

する工程は、前配半導体基板上に前記絶録度を具 方性成長させる工程と、前記ソース/ドレイン領域上の前配絶録度上にレジストを形成する工程と、 前記ゲート電極形成予定域上の前記絶録度を除去 する工程と、前記レジストを除去する工程とから 成ることを特徴とする請求項(I)記載の半導体接世の製造方法。

(4)前配ダミーゲートをエッチング除去し帯を形成する工程の後に、この溝に属出した前配船級膜の側盤膜を形成する工程と、この側盤膜の内側にゲート電極材料を埋め込む工程と、前配側盤膜を除去することにより重出した前配半導体基板に不純物を導入する工程とを特徴とする請求項(1)記載の半導体基置の製造方法。

3. 発明の詳細な説明

〔発明の目的〕

(食業上の利用分野)

本発明は、半導体装置の製造方法に係り、特に MOSトランジスタのゲート電極形成方法に関す **&** .

(従来の技術)

第8図は、従来例のゲート電極形成の工程断面 図である。

次に、このレジストペターン104をマスクにリアクティブイオンエッチング(RIE法)によりアートポリンリコン103を異方的にエッチングを現方的にエッチングを1020年での比は約40あるで、ゲートポリンリコン1030エッチングを1051年で行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバに行なりと40倍、205オーバルシリコン103と半導体基板1010

化あるいは来子の信頼性の低化等の問題点をひきおこす。しかしなから現状のエッチング技術では、ポリンリコンと酸化膜のエッチング選択比を 4 0 倍以上に向上させることは難しい。従って、厚さ約 10 am以下の薄いゲート酸化膜を持つMOSトランジスタを製造することは極めて困難である。

第9図は従来技術のアルミグートトランジスタ 形状の工程断面図である。

半導体基板 1 0 8 上に酸化與 1 0 9 を厚さ約 200 nm 堆積 しフォトリングラフィ 工程によりゲート電極のレジストパターン 1 1 0 を形成し、これをマスクに酸化膜 1 0 9 をエッチングする(第 9 図(4))。

次に、レジストをはく離し、酸化度109をマスクに不純物を拡散させ、半導体基板108中にソース/ドレイン領域111を形成する(第9図(b))。

次に、酸化誤109をエッチング除去後、厚さ 約100nmのゲート酸化誤112を熱酸化法によって形成する。次に、厚さ約400nmのアルミニ エッテング選択比は、ほぼ1に近いので解時にして半導体基板101はエッチングされてしまり。 この際、半導体基板101に入ったダメージにより、集子がリークするなどの悪影響がある(第8 図(b))。

次に、この状態で酸化を行なうと酸化膜105 形成時にゲートポリンリコン103端に酸化膜 105がパースピーク106の様にくい込み、ゲート端でゲート酸化膜102の厚さが厚くなるため、或値の変動など業子の特性劣化を招来する (第8図(c))。

次に、ソース/ドレイン領域107を形成すると歌化膜105のパーズピーク106の為、ゲートポリンリコン10322とソース/ドレイン領域10722との重なりが小さくなりすぎホットキャリアに対する信頼性が低下する(第8図(d))。

以上に示す様なゲート電極の形成方法においては、ゲートポリシリコン103のリアクティブイオンエッチング時に、半導体基板101がエッチングされる為リークの発生、業子特性の変動、劣

ウム合金をスパッタ法により堆積する。次にフォトリソグラフィ工程によりゲート電極のレジストパターンを形成し、これをマスクにアルミニウムゲート113をエッチングにより形成する(第9 図(c))。

以上に示す様をアルミニウムゲートトランスタの形成方法においては、ソース/ドレイン領域111とアルミニウムゲート113の形成が異なるフォトリソグラフィ工程により行をわれているみソース/ドレイン領域111とアルミニウムゲート113との間の合わせずれを見込んで業子を形成する必要があり、素子の微細化には適さたい。第10回は、従来技術のポリシリコンゲートトランシスタ形成の工程断面図である。

次に、リンを拡散させたポリシリコンを半導体 据 1 1 4 上に堆積後、フォトリソグラフィエ程 によりゲート電極のレジストパターンを形成し、 これをマスクにエッチングを行ないポリシリコン ゲート 1 1 6 を形成する。 次に、 レジストパター ンをはく離後、ポリシリコンゲート 1 1 6 を熱酸 化する。この熱酸化の嵌、チャネル不純物暦 114。 の際さは約 0.15 μm 迄伸びる(第 1 0 図(b))。

次に、ソース/ドレイン領域117をポロンの イオン注入と900で,30分程度のアニールに よって形成する。このアニール処理の際、チャネ ル不純物暦115の梁さは約0.2 m 広伸びる(第 10図(c))。

一般に n⁺ゲートを用いた場合、グートポリシリコンと半導体基板の仕事関数の差から、半導体基板の表面を薄い p 型にする必要があるがこの p 型不純物層が浸ければ浸い程ゲート電極によるテャネル領域の制御がしやすくなり、いわゆるショートティネル効果に有利である。

しかしながら、以上に示した様なポリシリコン

(作用)

この様に本発明によればダミーゲートをマスクにして自己整合的にソース/ドレイン領域を形成すると共に、ダミーゲートを除去後更に自己整合的にゲート電極を形成している為、ソース/ドレイン領域とゲート電極に合わせずれが生じず徴細化された素子を形成することができる。

また、ゲート電極と周囲の絶縁族の高さをそろ えることが可能であるので素子の平塩化をはかる ことができる。

(吳施爾)

ゲートトランジスタの形成方法においては、チャネル不純物をイオン注入してからの熱処理工程が、数多く入る為、浅いチャネル不純物層を形成できない。従って、素子を徴細化することも難しくなる。

(発明が解決しようとする課題)

以上の様に、従来のMOSトランジスタの形成 方法においては、薄いゲート酸化度を用いたMOSトランジスタが形成できない金属をゲート材料と した場合、セルファラインでソース/ドレイン領域が形成できない、後いチャネル領域の不純物拡 散層が形成できず、従ってQ54m以下のゲート長を持つ養細なMOSトランジスタを製造できない という問題点があった。

本発明は、との様な課題を解決する半導体装置の製造方法を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は上記事情に鑑みて為されたもので、半 導体基板上のゲート電極形成予定域にとのゲート

以下、本発明の実施例を図面を参照して説明する。

第1図は、本発明の第1の実施例の半導体表置の製造方法の工稿断面図である。

n型シリコン基板 1 表面に熱酸化により酸化医2を形成する。次にフォトリソグラフィ工程により厚さ約 1 μm のゲート電極のレジストバターンを形成する。このレジストバターンがダミーゲート 3 となる。なか、この際レジストとしては疎水性のものを用いる(第 1 図(2))。

次に、ダミーゲート 3 をマスクにポロンを加速 電圧 2 0 keV、ドーズ量 5×10^{16} cm^{-2} の条件でイオン注入し、ソース/ドレイン領域 4 を形成する。 この際、ソース/ドレイン領域 4 はダミーゲート 3 に対して自己整合的に形成される(舞 1 図(b))。

次に、シリカを飽和させたケイファ化水素酸水 都液にウェーハを受費し、ALを添加すると、「堅 シリコン基板1上にSiQ。膜5が形成される。と の際、レジストから成るダミーゲート3は碘水性 である為、ダミーゲート3上には、SiO。 線5は 形成されない。通常ボジ型レジストは軟水性を示すが、ファ素を含むブラズマにさらすことにより、より一層疎水性を示す様になる為、 SiO。 膜 5 を形成する工程に先だってロ型シリコン基板 1 にブラズマ処理を施しておいてもよい。また、このSiO。 膜 5 は、ダミーゲート 3 に対して自己整合的に形成される(第1 図(c))。

次に、レジストから成るダミーゲート3を絵去し、チャネル不納物としてポロンを加速電圧20keV、ドーズ量2×10¹²の条件でイオン注入する。 この際、既にソース/ドレイン領域4 は形成されているので、チャネルイオン注入後の熱処理に従来に比べ短時間で済む。従ってチャネル不純物層はシャープをチャネルブロファイルを得ることができる(第1 図(d))。

次に、ファ化アンモニウム溶液を用いてダミー ゲート3を除去することにより露出したSiО。 護 2をエッチング除去し、ゲート酸化を行って厚さ

なお、ポリシリコンのかわりにアルミニウムを スパッタ法又はCVD法により権機後エッチパッ クすることによりアルミニウムゲート電極のMOS トランジスタを形成することができる。以上の様 なアルミニウムゲート電極のMOSトランジスタ 約5 nm のゲート酸化度 6 を形成する。ことで 8iOz 度 2を除去したのは、 SiOz 度 2 上にはレジストが形成されていたので、 この SiOz 度 2 を そのままゲート酸 として用いるとレジストによる符象で素子特性を劣化させる為である。 次に、除去されたダミーゲート 3 のの分にボリシン 7 皮により塩酸する。 C V D 法により なった グラング は、 カベレージが 放去されたグミーゲート の 帯部を 埋め込むことが できる (第1 図(e))。

次に、このポリシリコンでにリンを拡散した後、 リアクティブイオンエッチングを行なりことにより、除去されたダミーゲートの部分にのみ、ポリシリコンでが埋め込まれることになる。この際、ポリシリコンでから成るゲート電極は、ソース/ドレイン領域 4 に対して自己整合的に形成される(第1 図(f))。

以上に示した様を半導体装置の製造方法によれ は、ダミーゲートをマスクにして自己整合的にソ --ス/ドレイン領域を形成し、このダミーゲート

の形成方法によれば上記に示した効果の他に以下 に示す様な効果を得ることができる。

即ち、ソース/ドレイン領域形成後にゲート電極を形成しているので熱処理が少なくてすみアルミニウムの様な比較的融点の低い材料をゲート電極に用いることができる。

第2回は、本発明の第2の実施例の半導体装置の製造方法の工程断面図である。

 タングステン等の高融点金属、ポリシリコン、ポ リシリコンとシリサイド、高融点金属の積層鎮等 を用いることができる(無2図(a))。

次にレジストをはく離し、ヒ果のイオン注入に ょり、 n⁺型のソース/ドレイン領域13を形成す る(第2図(b))。

次に絶縁旗例えば SiO。 膜 1 4 を厚さ約 0.3 5 pm 異方性堆積させる。 これは、 例えばブラズマエレクトロンサイクロトロンレゾナンス法 (ブラズマE C R 法)によって実現することが可能である。 このプラズマE C R 法によれば垂直方向には SiO。 膜 1 4 仕堆積するが、 横方向にはほとんど 堆積しない (第 2 図(c))。

次に、レジスト 14、を厚さ約 1 Am 重布し、そのまま現象し厚さ約 0.2 Am残す様にする (第 2 図 (d))。

次に、NH、OH 唇板によってダミーゲート12 上のSiO, 膜14のみをエッチング飲去する。次にレジストをはく離すると、SiO, 膜14の残疾 14. がシリコンテッ化膜11上に残る。次にケミ

の除去された部分にリンをイオン注入することに よりLDD構造の n 領域 1 8 を形成することがで きる(第 2 図山)。

以上に示した様な半導体装置の製造方法によれば、ゲート領域15の内側にシリコンチッ化膜の側壁16を設けることにより、リングラフィの限界より更に細いゲート電極17を形成することができる。また、熱酸化膜9のエッチング時にゲート領域15の偶部のSiO」膜14の後退を妨ぐことができる。また、従来の工程で形成されたLDD構造の「領域に比べて熱処理工程が少ないので不純物漫産の制御がしやすい。

ととでダミーゲートの偶部に形成される絶縁膜 の形成方法について説明する。

ダミーゲートの下部が平坦な場合は通常の限化 膜堆積、エッチバック法を用いて絶縁膜をダミー ゲート以下の厚さに形成することは可能であるが、 通常の場合は、ダミーゲートの下部には少なくと もフィールド酸化膜の段差があるので、このよう にはできない。 カルドライエッチング法によりシリコンチッ化膜 11を除去する。この際、シリコンチッ化膜11 上の 3 i O: 膜14 の残渣も同時に除くことができ る。これがダミーゲート12を積層構造にする環 由である(第2図(c))。

次に、ポリンリコン10をエッチングにより取り除く。次に、この除去されたダミーゲート12部及びSiО。 醸14上にシリコンチッ化旗を形成し、全面リアクティブイオンエッチングすることにより、ゲート 領域15の内側に倒差16を形成することができる。次に、チャネル部へのイオン注入を行なり(郷2四(f))。

次に、ゲート領域15に露出している無像化膜 9をエッチング除去する。次に、第1の実施例で 示した工程を用いてゲート電極17を形成する。 この後、絶縁膜を地積して次の工程に進んでよい (第2図(g))。

または、絶縁膜を堆積して次の工程に進むかわりにゲート領域 1 5 の内側に設けられた側壁 1 6 をケミカルドライエッチング法により除去し、こ

第3回の新面図に示したように通常のMOSトレスをでした。なりでは、シリコなど、があり、とのではなど、かあり、とのではなど、からいでは、からいでは、からいでは、からいでは、からいでは、からいでは、からに、ないのでは

第4回は、本発明の第3の実施例の半導体装置の製造方法の工程断面図である。

ロ型シリコン基板 2 4 表面に無酸化により酸化 膜 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート電極のレジストパタ ーンを形成する。とのレジストパターンがダミー ゲート26となる。なお、この祭レジストとして は陳水性のものを用いる(第4図(a))。

次に、ダミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ量 5×10^{15 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(類点 (切(b))。

图(4).

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を要するのみなら ず低抵抗で高熱の処理に耐え得るゲート電極を得 ることができる。

第 5 図は、本発明の第 4 の実施例の半導体装置の製造方法の工程断面図である。

n型シリコン基板 2 4 表面に無酸化により酸化 膜 2 5 を形成する。次にフォトリングラフィ工程 により厚さ約 1 μm のゲート 電極のレジストパタ ーンを形成する。このレジストパターンがダミー ゲート 2 6 となる。なか、この際レジストとして は疎水性のものを用いる(第1分図(a))。

次に、ダミーゲート 2 8 をマスクにボロンを加速電圧 2 0 keV、ドーズ量 5×10^{18 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7 を形成する。この際、ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第¹³ 図(b))。

次に、シリカを飽和させたケイファ化水素酸水

SiO. 膜 2 8 は、ダミーゲート 2 6 に対して自己 整合的に形成される(第4図(c))。

次に、レジストから成るダミーゲート26を除去し、チャネル不純物としてポロンを加速電圧20keV、ドーズ量2×10¹³の条件でイオン注入する。この際、既にソース/ドレイン領域27は形成立れているので、チャネルイオン注入後の形処理に従来に比べ短時間で済む。従ってシャーブを与ることができる。ことでは、第1の実施例と同様の工程である(第1人間)。

次に、チタンナイトライド膜29をスパッタ又はCVD法により厚さ約600Å堆積する。 続いて、ダミーゲート26を除去することにより生じた津部30にタングステン膜31をCVD法により埋め込む(第4図10))。

次に、チタンナイトライド膜 2 9 及びタングステン膜 3 1 をリアクティブイオンエッチングによ リエッチングし溝部 3 0 以外のタングステン膜 31 及びチタンナイトライド膜 2 9 を除去する(餌 4

ド放にウェーへを浸漉し、ALを転加すると、 n 型 シリコン基板 2 4 上に S i O a 膜 2 8 が形成される。 C の 既、レシストから成るダミーゲート 2 6 上には、 S i O a 膜 2 8 は形成が かった 2 6 上にはシストの 強 で かった 2 6 上に 2 8 を形成が 3 i O a 膜 2 8 は アラダート 2 6 に 対 の S i O a 膜 2 8 は、 ダミーが 0 8 は 0 8

次に、レジストから成るダミーゲート 2 6 を除去し、チャネル不納物としてポロンを加速電圧 2 0 keV、ドーズ量 2×10¹³ の条件でイオン注入 する。この豚、尻にソース/ドレイン領域 2 7は 形成されているので、チャネルイオン注入 後の熱処理に従来に比べ短時間で済む。従ってシャープ なチャネルブロファイルを得ることができる。こ

とまでは、第1の実施例と同様の工程である(第 「図(d))。

次に、ダミーゲートを除去することにより生じた構部 3 0 にポリシリコン 3 2 を C V D 法により 塩積し、この滞部 3 0 を埋め込む(第 5 図例)。

次に、リアクティブイオンエッチングによりポリシリコン32を講部30の課さ以下の厚さになるまで除去する(第5図44)。

次にチタンをスパッタ法により厚さ約50 n m 地 積し、800でチッ素雰囲気でアニールするとポ リシリコン32上にのみチタンシリサイド層33 が形成される。アンモニア処理により未反応のチ メンを除去することでポリシリコン32上にのみ チタンシリサイド層33を残量することができる (第5図))。

以上に示した様な半導体装置の製造方法によれば、第1の実施例と同様の効果を奏するのみなら ず低抵抗のポリシリコンゲート電極を得ることが できる。

第6回は、本発明の第5の実施例の半導体装置

とにより、より一層球水蛭を示す様になる為、 SiOa 膜 2 8 を形成する工程に先だってロ型シリコン基板 2 4 にブラズマ処理を施しておいてもよい。また、この SiOa 膜 2 8 は、ダミーゲート 2 6 より称く例えば厚さ的 0.8 mmとする。この際、 SiOa 膜 2 8 は、ダミーゲート 2 6 に対して自己 整合的に形成される(第 19 回(c))。

次に、レジストから成るダミーゲート26を除去し、テャネル不純物としてポロンを加速電圧 20keV、ドーズ量2×10¹³ の条件でイオン注入 する。この際、既にソース/ドレイン領域27は 形成されているので、テャネルイオン注入後の熱 処理に従来に比べ短時間で済む。従ってシャーブ たテャネルブロファイルを得ることができる。こ にまでは、第1の実施例と同様の工程である(第 場図(d))。

次に、パラジウム34をスパッタ法にて厚さ約30mm推積する。次にレジスト35を強布し、そのまま現像を行なってダミーゲートを除去することにより生じた構部30のみに残価する様にする

の製造方法の工程断面図である。

п型シリコン基板 2 4 表面に無酸化により酸化膜 2 5 を形成する。次にフォトリングラフィエ程により厚さ約 1 μm のゲート 電信のレジストバターンを形成する。このレジストバターンがダミーゲート 2 6 となる。なむ、この際レジストとしては疎水性のものを用いる(郷 18/12/図(a))。

次に、ダミーゲート 2 6 をマスクにボロンを加速電圧 2 0 keV、ドーズ量 5×10^{15 cm⁻²} の条件でイオン注入し、ソース/ドレイン領域 2 7を形成する。この際ソース/ドレイン領域 2 7 はダミーゲート 2 6 に対して自己整合的に形成される(第 4 図 (b))。

次に、シリカを飽和させたケイファ化水素酸水溶液にウェーハを浸漬し、ALを添加すると、 n 型シリコン基板 2 4 上に SiOs 譲 2 8 が形成される。 C の 飲、レジストから成るダミーゲート 2 6 は酸水性である為、ダミーゲート 2 6 上には、 SIOs 膜 2 8 は形成されない。 通常ポジ型レジストは、 水性を示すが、フェ素を含むプラズマにさらすと

(新6図(4))。

次に硝酸とフッ酸の混合液により、レジスト35で振われた部分以外のパラジウム34をエッチング除去する。次に、酸素アッシャでレジスト36をはく離する(無6図場)。

次に確認網器核にウェハーを浸透することでパラジウム34の部分にのみ選択的に網351を増援する(第6図例)。

以上に示した様な半導体装置の製造方法によれば、 第1の実施例と同様の効果を奏するのみならず、 低抵抗のゲート 電極を得ることができる。

第7図は本発明の第6の契施例の半導体装置の 製造方法の工程断面図である。

p型シリコン落板 3 6 上に熱酸化膜 3 7 を厚さ 約 2 0 a m形成する。次に、シリコンチッ化膜 3 8 を C V D 法により厚さ約 0.3 m m 被 積する。次にポリシリコン膜 3 9 を C V D 法により厚さ約 0.1 m m 単 積する。次にフォトリングラフィエ程及びエッチング工程によりポリシリコン膜 3 9 とシリコンチッ化膜 3.8 との 後層膜から成るダミーゲート

40を形成する(第7図(3))。

次に、ポリシリコンを C V D 法により厚さ約 0.1 # m 地 後 し、全面 リアクティブイオンエッチングを行なうことにより、ポリシリコン 腰 3 9 がシリコンチッ化膜 3 8 をくるんだ形状のグミーゲート 4 0 が形成される。次に c 来をイオン注入し、ソース/ドレイン領域 4 1 を形成する(第 7 図 (b))。

次に、シリコンチャ化膜3 8 の問題に形成されたボリシリコン膜3 9 をケミカルドライエッテングを用いて除去し、このシリコンチャ化膜3 8 と 3 i O 2 膜 4 2 の隙間にリンをイオン注入して n 不 統物圏 4 3 を形成する (算 7 図(d))。

次に、シリコンチッ化膜38を選択的にエッチング除去し、第1の実施例に示した工程によりゲート電極44を形成する(銀7図(e))。

示す工程断面図、第6図は、本発明の第5の実施 例の半導体装置の製造方法を示す工程断面図、第 7図は、本発明の第6の実施例の半導体装置の製 造方法を示す工程断面図、第8図。第9図。第 10図は、従来例の半導体装置の製造方法の工程 断面図である。

図において、

1 … n 型シリコン基板、 2 … 酸化膜、 3 …ダミーゲート、 4 …ソース/ドレイン領域、 5 …Si O_s 膜、 6 …ゲート散化膜、 7 …ポリシリコン。

代理人 弁理士 則 近 蹇 佑

以上に示した半導体装置の製造方法によれば、 従来のLDD構造の形成方法に比べ、ゲート電極 と「不純物層のオーパラップ部が大きくとれて MOSトランジスタの信頼性が向上する。 (発明の効果)


以上述べた様に本発明によればソース/ドレイン領域とゲート電極が自己整合的に形成されてい

るので両者のあわせずれが生じず、微細化された 業子を形成するととができる。

また、ゲート電極と周囲の絶縁膜の高さをそろ えることが可能であるので素子の平坦化をはかる ことができる。

4. 図面の簡単を説明


第1図は、本発明の第1の実施例の半導体装置の製造方法を示す工程断面図、第2図は、本発明の第2の実施例の半導体装置の製造方法を示す工程断面図、第3図は、本発明の第3の実施例の半導体装置の製造方法を示す工程断面図、第5図は、本発明の第4の実施例の半導体装置の製造方法を





第 1 图


特別平4-123439(9)


(a)























- 105 - 107 - 101


(d)









第 9 図







第 10 凶

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成11年(1999)4月23日

【公開番号】特開平4-123439 【公開日】平成4年(1992)4月23日 【年通号数】公開特許公報4-1235 【出願番号】特願平2-242508 【国際特許分類第6版】

H01L 29/78 21/336

[FI]

H01L 29/78 301 P

手統補正書(自発)

9. 9. 12

特許庁長官 泉 一

平底 年 月 日

1、条件の表示

平成 2年特許額前242508号

2. 発明の名称

半導体額量の製造方法

3. 福正をすられ

事件との関係

特許出票人 株式白社 東芝

8 % (307)

4.代 및 人 住所 〒165

氏名 (8318) 井里士 外川 英明 5.福正により増加する間求項の数

6、 摊正对象图图名

(1) 明幕書

7、 相正对象项目名

(1) 特許超級の範囲

8. MEの内容

(1) 引続者の特許済水の塩間の裏を下辺の通り施正する。

82.

2. 助力分配の影響

(1) 牛事体差板上のゲート電転形成予定域にダミーゲートを形成する工程と、

前記ダミーゲートをマスクとして約記ゲート電板形成子記載の時間の割配半導体

る奴妻面に不真物を導入し、ソースノドレイン仮域を赤成する工程と、

高記ソースノドレイン領域上に絶母膜を形成する工程と、

何辺グミーゲートを除金し縄を形成する工程と、

前記律にゲート電極材料を埋め込む工程とを具備し、

育紀ゲート電板材料を集め込む工机の表に、

黄紀ゲート電板材料の表面を除去し、耐紀絶縁以及面とほぼ同一時をにする工程 も有することを特殊とする半導体装質の観光方法。

(2) 安記 ゲート 電磁材料がチタンナイトライド以とタングステン設から成るこ とを特徴とする語彙項(1)に記録の予略体被数の要題方法。

(3) 新記ソース/ドレイン単属を形成する工程の表に、新定ゲート電鉄形成予 定域下の前配半導体暴信設画に不純物を導入しチャネル不能物層を形成する工程 そガすることを特徴とする解求項(1)に記載の半導体装置の延み方法。

(4)食配ゲート医器は無を収め込む工程は、前乳液の内部にのみずリシリコン 数を形式する工程と、育起ポリシリコン設上にシリコンと化合物を形式しうる金 具膜を形成する工程とを含むことを存在とする結束項(1)に配配の手事体集政 の製造が住。

(5.) 中帯体は収上のゲートは仮形成チ記場に硫化膜を介してダミーゲートを搭 成するぶむと、

前記グミーゲートモマスクとして質記ゲートは反形成子定収の同節の自己半導体 及板皮質に不具物を導入し、ソースノドレイン領域を形成するT.視と、

産配ソース/ドレイン製地上に絶縁機を形成する工程と、

はコダミーゲートを放去し戻を形成する工程と、

前記録にゲート収料は許を組め込む工程とを共促し、

前記ソース/ドレイン保証を用述する工程の数に耐ごゲート電影が成予点域下の 耐心事事体系を選前に不利他を導入しチャネル不均衡数を形成する工程を有する ことを特徴とする手導体数数の製型が応。

- (6) 和2チャネル不執物符序成工器の数に、前記簿を前の限化版を発出し、増 記予場件基礎必直部分を届出する工程、信託初内に報むした即配件場件的被送 にゲート絶縁数を形成する工程をそれぞれ有することを特徴とする資本項(6) に影義の平導体效器の環境方施。
- (7) 初記ゲート電磁材料がチナンナイトライド酸とチングステン酸から成ることを特徴とする精体項(6)に記憶の予切体質更の到象が次。
- (8) 前記ダミーゲートが具なる2種以上の材料を復居したものであることを特徴とする音楽項(5)に急遽の準等体収率の重点方法。
- (9) 育起席を形成した役に前記録内にシリコンチャ化配を形成する工程と、 育起シリコンチャ化版をエッチングして前記録内に選出する前記起幕反義値のみ に育起シリコンチャ化原の御句を形成する工程を行し、
- その後に打記差様限と側距をマスクとして流内に窓切した半導体造板表面にチャ ネル不義物服を取収する工程を行することを特殊とする前求項(5)に記載の下 保体験度の関連方法。
- (10)ゲート団保計者を認め込む工程は、彩記法の内部にのみポリシリコン数を形成する工程と、存記ポリシリコン数上にシリコンと化合物を形成しうる会話 数年形成する工程とを含むことを特徴とする類求項(5)に足数の半年体設置の 製造方法。